2026年，课题组成员李同在国际电子器件领域权威期刊 IEEE Electron Device Letters 发表题为 “Non-volatile and Volatile Memristors for Hybrid Logic-in-Memory Computing and Analog Neuromorphic Computing” 的研究论文，祝贺！

近日，课题组在忆阻器存内计算与神经形态计算研究方面取得新进展。该工作面向传统 CMOS 计算电路在人工智能、大数据处理和边缘计算等应用场景中面临的功耗高、面积占用大和存算分离等问题，提出了一种结合非易失性忆阻器与易失性忆阻器的混合存内计算架构，实现了数字逻辑计算与模拟神经形态计算的协同设计，为低功耗、高集成度新型计算系统提供了新的器件与电路实现方案。

随着人工智能和智能感知系统的快速发展，传统冯·诺依曼架构中存储与计算分离所带来的数据搬运开销日益突出，已成为限制计算效率和能耗优化的重要瓶颈。忆阻器作为继电阻、电容和电感之后的重要电路元件，具有结构简单、阻态可调、低功耗和易于集成等优势，被认为是突破传统计算架构瓶颈的重要候选器件。其中，非易失性忆阻器能够在断电后保持阻态，适合用于稳定存储和逻辑计算；易失性忆阻器则能够在外部刺激撤除后恢复初始状态，具有类似生物神经元的动态响应特征。如何充分发挥两类忆阻器的互补优势，是发展高效存内计算和类脑计算系统的重要问题。

在该研究中，团队首先建立了非易失性和易失性忆阻器的数学模型，并设计了相应的选择电路，实现了对两类忆阻器工作状态的有效调控。基于非易失性忆阻器稳定保持阻态的特点，研究团队进一步构建了 AND、OR 等数字逻辑门电路。相比传统 CMOS 逻辑门，忆阻器逻辑电路能够以更少的元件数量实现稳定逻辑功能，从而有助于降低电路面积、减少功耗并提升集成密度。这一设计展示了非易失性忆阻器在数字逻辑存内计算中的应用潜力。

除数字逻辑计算外，该工作还充分利用易失性忆阻器的瞬态开关特性，设计了低功耗仿生神经元电路。该神经元电路能够模拟生物神经元中的积分-发放、阈值触发、恢复期、内部可塑性和随机性等典型行为，展现出易失性忆阻器在模拟神经形态计算中的优势。与传统 CMOS 神经元电路相比，基于易失性忆阻器的神经元电路结构更加简洁，能够在较低功耗下实现类脑动态信息处理，为构建高效神经形态硬件系统提供了新的思路。

进一步地，研究团队基于所设计的忆阻器神经元电路构建了面向声源定位的神经形态应用系统。该系统模拟人耳双耳时间差机制，通过前神经元和后神经元电路对声学输入信号进行处理，并根据两侧声音信号到达时间差判断声源方位，实现了实时方位识别。该结果表明，忆阻器不仅能够用于稳定数字逻辑计算，也能够拓展至仿生感知、神经形态信号处理和类脑智能系统等应用场景。

该研究的创新点主要体现在三个方面：一是将非易失性忆阻器和易失性忆阻器引入同一混合存内计算框架，充分发挥二者在数字逻辑计算和模拟神经形态计算中的功能互补性；二是利用非易失性忆阻器实现稳定逻辑门电路，减少传统 CMOS 逻辑计算所需的器件数量和电路开销；三是基于易失性忆阻器构建仿生神经元电路，并进一步实现声源定位等类脑感知功能，展示了忆阻器在智能感知和神经形态计算中的应用价值。

该成果体现了课题组在忆阻器件、存内计算电路、神经形态硬件和仿生智能系统等方向的持续研究积累。相关工作为构建低功耗、高集成度、兼具数字计算与模拟类脑计算能力的新型智能硬件系统提供了重要参考，也为忆阻器在边缘智能、神经形态传感、仿生信息处理和下一代智能电子系统中的应用奠定了基础。

该论文第一作者为李同，孟佳琳老师和王天宇老师为通讯作者。该研究工作体现了课题组在忆阻器器件、存算一体电路、神经形态计算和低功耗计算架构等方向的持续积累与探索。